diff --git a/shared/rtl/ram_1p.sv b/shared/rtl/ram_1p.sv
index ce310e5b..4560e07c 100644
--- a/shared/rtl/ram_1p.sv
+++ b/shared/rtl/ram_1p.sv
@@ -9,7 +9,8 @@
 `include "prim_assert.sv"
 
 module ram_1p #(
-    parameter int Depth = 128
+    parameter int Depth       = 128,
+    parameter     MemInitFile = ""
 ) (
     input               clk_i,
     input               rst_ni,
@@ -53,7 +54,8 @@ module ram_1p #(
   prim_ram_1p #(
       .Width(32),
       .DataBitsPerMask(8),
-      .Depth(Depth)
+      .Depth(Depth),
+      .MemInitFile(MemInitFile)
     ) u_ram (
       .clk_i     (clk_i),
       .req_i     (req_i),
diff --git a/shared/rtl/ram_2p.sv b/shared/rtl/ram_2p.sv
index 4cfea06e..3935b8e1 100644
--- a/shared/rtl/ram_2p.sv
+++ b/shared/rtl/ram_2p.sv
@@ -9,7 +9,8 @@
 `include "prim_assert.sv"
 
 module ram_2p #(
-    parameter int Depth = 128
+    parameter int Depth       = 128,
+    parameter     MemInitFile = ""
 ) (
     input               clk_i,
     input               rst_ni,
@@ -66,7 +67,8 @@ module ram_2p #(
 
   prim_ram_2p #(
     .Width(32),
-    .Depth(Depth)
+    .Depth(Depth),
+    .MemInitFile(MemInitFile)
   ) u_ram (
     .clk_a_i   (clk_i),
     .clk_b_i   (clk_i),