string refactoring

hw/rtl/VX_mem_arb.sv

@@ -9,7 +9,7 @@ module VX_mem_arb #(
     parameter TAG_SEL_IDX    = 0,
     parameter BUFFERED_REQ   = 0,
     parameter BUFFERED_RSP   = 0,
-    parameter `STRING_TYPE ARBITER = "R"
+    parameter `STRING ARBITER = "R"
 ) (
     input wire              clk,
     input wire              reset,

hw/rtl/VX_platform.vh

@@ -116,19 +116,19 @@
 `define NO_RW_RAM_CHECK (* altera_attribute = "-name add_pass_through_logic_to_inferred_rams off" *)
 `define DISABLE_BRAM    (* ramstyle = "logic" *)
 `define PRESERVE_NET    (* preserve *)
-`define STRING_TYPE     string
+`define STRING          string
 `elsif VIVADO
 `define USE_FAST_BRAM   (* ram_style = "distributed" *)
 `define NO_RW_RAM_CHECK (* rw_addr_collision = "no" *)
 `define DISABLE_BRAM    (* ram_style = "registers" *)
 `define PRESERVE_NET    (* keep = "true" *)
-`define STRING_TYPE
+`define STRING
 `else
 `define USE_FAST_BRAM
 `define NO_RW_RAM_CHECK
 `define DISABLE_BRAM
 `define PRESERVE_NET
-`define STRING_TYPE     string
+`define STRING          string
 `endif
 
 ///////////////////////////////////////////////////////////////////////////////

hw/rtl/cache/VX_cache.sv

@@ -1,7 +1,7 @@
 `include "VX_cache_define.vh"
 
 module VX_cache #(
-    parameter `STRING_TYPE INSTANCE_ID    = "",
+    parameter `STRING INSTANCE_ID    = "",
 
     // Number of Word requests per cycle
     parameter NUM_REQS              = 4,

hw/rtl/cache/VX_cache_arb.sv

@@ -9,7 +9,7 @@ module VX_cache_arb #(
     parameter TAG_SEL_IDX    = 0,   
     parameter BUFFERED_REQ   = 0,
     parameter BUFFERED_RSP   = 0,
-    parameter `STRING_TYPE ARBITER = "R"
+    parameter `STRING ARBITER = "R"
 ) (
     input wire              clk,
     input wire              reset,

hw/rtl/cache/VX_cache_bank.sv

@@ -1,7 +1,7 @@
 `include "VX_cache_define.vh"
 
 module VX_cache_bank #(
-    parameter `STRING_TYPE INSTANCE_ID= "",
+    parameter `STRING INSTANCE_ID= "",
     parameter BANK_ID           = 0,
 
     // Number of Word requests per cycle

hw/rtl/cache/VX_cache_cluster.sv

@@ -1,7 +1,7 @@
 `include "VX_cache_define.vh"
 
 module VX_cache_cluster #(
-    parameter `STRING_TYPE INSTANCE_ID    = "",
+    parameter `STRING INSTANCE_ID    = "",
 
     parameter NUM_UNITS             = 1,
     parameter NUM_INPUTS            = 1,
@@ -212,7 +212,7 @@ endmodule
 ///////////////////////////////////////////////////////////////////////////////
 
 module VX_cache_cluster_top #(
-    parameter `STRING_TYPE INSTANCE_ID    = "",
+    parameter `STRING INSTANCE_ID    = "",
 
     parameter NUM_UNITS             = 8,
     parameter NUM_INPUTS            = 2,

hw/rtl/cache/VX_cache_data.sv

@@ -1,7 +1,7 @@
 `include "VX_cache_define.vh"
 
 module VX_cache_data #(
-    parameter `STRING_TYPE INSTANCE_ID= "",
+    parameter `STRING INSTANCE_ID= "",
     parameter BANK_ID           = 0,
     // Size of cache in bytes
     parameter CACHE_SIZE        = 1, 

hw/rtl/cache/VX_cache_mshr.sv

@@ -1,7 +1,7 @@
 `include "VX_cache_define.vh"
 
 module VX_cache_mshr #(
-    parameter `STRING_TYPE INSTANCE_ID= "",
+    parameter `STRING INSTANCE_ID= "",
     parameter BANK_ID           = 0, 
     
     // Number of Word requests per cycle

hw/rtl/cache/VX_cache_tags.sv

@@ -1,7 +1,7 @@
 `include "VX_cache_define.vh"
 
 module VX_cache_tags #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter BANK_ID       = 0,
     // Size of cache in bytes
     parameter CACHE_SIZE    = 1, 

hw/rtl/cache/VX_cache_wrap.sv

@@ -1,7 +1,7 @@
 `include "VX_cache_define.vh"
 
 module VX_cache_wrap #(
-    parameter `STRING_TYPE INSTANCE_ID    = "",
+    parameter `STRING INSTANCE_ID    = "",
 
     // Number of Word requests per cycle
     parameter NUM_REQS              = 4,

hw/rtl/cache/VX_shared_mem.sv

@@ -1,7 +1,7 @@
 `include "VX_define.vh"
 
 module VX_shared_mem #(
-    parameter `STRING_TYPE  INSTANCE_ID = "",
+    parameter `STRING  INSTANCE_ID = "",
 
     // Size of cache in bytes
     parameter SIZE              = (1024*16*8), 

hw/rtl/cache/VX_smem_switch.sv

@@ -8,7 +8,7 @@ module VX_smem_switch #(
     parameter TAG_SEL_IDX    = 0,   
     parameter BUFFERED_REQ   = 0,
     parameter BUFFERED_RSP   = 0,
-    parameter `STRING_TYPE ARBITER = "R"
+    parameter `STRING ARBITER = "R"
 ) (
     input wire              clk,
     input wire              reset,

hw/rtl/fpu_unit/VX_fpu_arb.sv

@@ -8,7 +8,7 @@ module VX_fpu_arb #(
     parameter TAG_SEL_IDX    = 0,
     parameter BUFFERED_REQ   = 0,
     parameter BUFFERED_RSP   = 0,
-    parameter `STRING_TYPE ARBITER = "R"
+    parameter `STRING ARBITER = "R"
 ) (
     input wire              clk,
     input wire              reset,

hw/rtl/fpu_unit/VX_fpu_unit.sv

@@ -6,7 +6,7 @@ import VX_fpu_types::*;
 `IGNORE_WARNINGS_END
 
 module VX_fpu_unit #(  
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_LANES = 1,
     parameter TAG_WIDTH = 1
 ) (

hw/rtl/libs/VX_generic_arbiter.sv

@@ -4,7 +4,7 @@
 module VX_generic_arbiter #(
     parameter NUM_REQS     = 1,
     parameter LOCK_ENABLE  = 0,
-    parameter `STRING_TYPE TYPE  = "P",
+    parameter `STRING TYPE  = "P",
     parameter LOG_NUM_REQS = `LOG2UP(NUM_REQS)
 ) (
     input  wire                     clk,

hw/rtl/libs/VX_mem_scheduler.sv

@@ -2,7 +2,7 @@
 
 `TRACING_OFF
 module VX_mem_scheduler #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_REQS     = 4,
     parameter NUM_BANKS    = 4,
     parameter ADDR_WIDTH   = 32,

hw/rtl/libs/VX_reduce.sv

@@ -4,7 +4,7 @@
 module VX_reduce #(    
     parameter DATAW     = 1,
     parameter N         = 1,
-    parameter `STRING_TYPE OP = "+"
+    parameter `STRING OP = "+"
 ) (
     input wire [N-1:0][DATAW-1:0] data_in,
     output wire [DATAW-1:0]       data_out

hw/rtl/libs/VX_stream_arb.sv

@@ -6,7 +6,7 @@ module VX_stream_arb #(
     parameter NUM_OUTPUTS    = 1,
     parameter NUM_LANES      = 1,
     parameter DATAW          = 1,
-    parameter `STRING_TYPE ARBITER = "P",
+    parameter `STRING ARBITER = "P",
     parameter LOCK_ENABLE    = 1,
     parameter MAX_FANOUT     = 8,
     parameter BUFFERED       = 0    

hw/rtl/raster_unit/VX_raster_arb.sv

@@ -5,7 +5,7 @@ module VX_raster_arb #(
     parameter NUM_OUTPUTS    = 1,
     parameter NUM_LANES      = 1,
     parameter BUFFERED       = 0,
-    parameter `STRING_TYPE ARBITER = "R"
+    parameter `STRING ARBITER = "R"
 ) (
     input wire              clk,
     input wire              reset,

hw/rtl/raster_unit/VX_raster_be.sv

@@ -6,7 +6,7 @@
 `include "VX_raster_define.vh"
 
 module VX_raster_be #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter BLOCK_LOGSIZE   = 5,
     parameter OUTPUT_QUADS    = 2,
     parameter QUAD_FIFO_DEPTH = 4    

hw/rtl/raster_unit/VX_raster_dcr.sv

@@ -1,7 +1,7 @@
 `include "VX_raster_define.vh"
 
 module VX_raster_dcr #(
-    parameter `STRING_TYPE INSTANCE_ID = ""
+    parameter `STRING INSTANCE_ID = ""
 ) (
     input wire clk,
     input wire reset,

hw/rtl/raster_unit/VX_raster_mem.sv

@@ -7,7 +7,7 @@
 //  3. Return the primitives with associated tile.
 
 module VX_raster_mem #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter INSTANCE_IDX  = 0,
     parameter NUM_INSTANCES = 1, 
     parameter TILE_LOGSIZE  = 5,

hw/rtl/raster_unit/VX_raster_qe.sv

@@ -6,7 +6,7 @@
 `include "VX_raster_define.vh"
 
 module VX_raster_qe #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_QUADS = 4
 ) (
     input wire clk,

hw/rtl/raster_unit/VX_raster_slice.sv

@@ -7,7 +7,7 @@
 `include "VX_raster_define.vh"
 
 module VX_raster_slice #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter TILE_LOGSIZE    = 5,
     parameter BLOCK_LOGSIZE   = 2,
     parameter OUTPUT_QUADS    = 4,

hw/rtl/raster_unit/VX_raster_te.sv

@@ -7,7 +7,7 @@
 `include "VX_raster_define.vh"
 
 module VX_raster_te #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter TILE_LOGSIZE  = 5,
     parameter BLOCK_LOGSIZE = 2  
 ) (

hw/rtl/raster_unit/VX_raster_unit.sv

@@ -1,7 +1,7 @@
 `include "VX_raster_define.vh"
 
 module VX_raster_unit #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter INSTANCE_IDX    = 0,
     parameter NUM_INSTANCES   = 1, 
     parameter NUM_SLICES      = 1,  // number of slices
@@ -351,7 +351,7 @@ endmodule
 ///////////////////////////////////////////////////////////////////////////////
 
 module VX_raster_unit_top #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter INSTANCE_IDX    = 0,
     parameter NUM_INSTANCES   = 1, 
     parameter NUM_SLICES      = 1,  // number of slices

hw/rtl/rop_unit/VX_rop_arb.sv

@@ -5,7 +5,7 @@ module VX_rop_arb #(
     parameter NUM_OUTPUTS    = 1,
     parameter NUM_LANES      = 1,
     parameter BUFFERED       = 0,
-    parameter `STRING_TYPE ARBITER = "R"
+    parameter `STRING ARBITER = "R"
 ) (
     input wire              clk,
     input wire              reset,

hw/rtl/rop_unit/VX_rop_blend.sv

@@ -1,7 +1,7 @@
 `include "VX_rop_define.vh"
 
 module VX_rop_blend #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_LANES = 4,
     parameter TAG_WIDTH = 1
 ) (

hw/rtl/rop_unit/VX_rop_dcr.sv

@@ -1,7 +1,7 @@
 `include "VX_rop_define.vh"
 
 module VX_rop_dcr #(
-    parameter `STRING_TYPE INSTANCE_ID = ""
+    parameter `STRING INSTANCE_ID = ""
 ) (
     input wire clk,
     input wire reset,

hw/rtl/rop_unit/VX_rop_ds.sv

@@ -1,7 +1,7 @@
 `include "VX_rop_define.vh"
 
 module VX_rop_ds #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_LANES = 4,
     parameter TAG_WIDTH = 1
 ) (

hw/rtl/rop_unit/VX_rop_mem.sv

@@ -2,7 +2,7 @@
 
 // Module for handling memory requests
 module VX_rop_mem #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_LANES = 4,
     parameter TAG_WIDTH = 1
 ) (

hw/rtl/rop_unit/VX_rop_unit.sv

@@ -1,7 +1,7 @@
 `include "VX_rop_define.vh"
 
 module VX_rop_unit #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_LANES = 4
 ) (
     input wire clk,
@@ -381,7 +381,7 @@ endmodule
 ///////////////////////////////////////////////////////////////////////////////
 
 module VX_rop_unit_top #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_LANES = `NUM_THREADS
 ) (
     input wire                              clk,

hw/rtl/tex_unit/VX_tex_addr.sv

@@ -1,7 +1,7 @@
 `include "VX_tex_define.vh"
 
 module VX_tex_addr #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter REQ_INFOW = 1,
     parameter NUM_LANES = 1
 ) (

hw/rtl/tex_unit/VX_tex_arb.sv

@@ -8,7 +8,7 @@ module VX_tex_arb #(
     parameter TAG_SEL_IDX    = 0,
     parameter BUFFERED_REQ   = 0,
     parameter BUFFERED_RSP   = 0,
-    parameter `STRING_TYPE ARBITER = "R"
+    parameter `STRING ARBITER = "R"
 ) (
     input wire              clk,
     input wire              reset,

hw/rtl/tex_unit/VX_tex_dcr.sv

@@ -1,7 +1,7 @@
 `include "VX_tex_define.vh"
 
 module VX_tex_dcr #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_STAGES = 1
 ) (
     input wire clk,

hw/rtl/tex_unit/VX_tex_mem.sv

@@ -1,7 +1,7 @@
 `include "VX_tex_define.vh"
 
 module VX_tex_mem #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter REQ_INFOW = 1,
     parameter NUM_LANES  = 1
 ) (    

hw/rtl/tex_unit/VX_tex_sampler.sv

@@ -1,7 +1,7 @@
 `include "VX_tex_define.vh"
 
 module VX_tex_sampler #(
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter REQ_INFOW = 1,
     parameter NUM_LANES = 1   
 ) (

hw/rtl/tex_unit/VX_tex_unit.sv

@@ -1,7 +1,7 @@
 `include "VX_tex_define.vh"
 
 module VX_tex_unit #(  
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_LANES = 1,
     parameter TAG_WIDTH = 1
 ) (
@@ -277,7 +277,7 @@ endmodule
 ///////////////////////////////////////////////////////////////////////////////
 
 module VX_tex_unit_top #(  
-    parameter `STRING_TYPE INSTANCE_ID = "",
+    parameter `STRING INSTANCE_ID = "",
     parameter NUM_LANES = `NUM_THREADS,
     parameter TAG_WIDTH = `TEX_REQ_TAG_WIDTH
 ) (