minor update

hw/rtl/core/VX_ipdom_stack.sv

@@ -14,10 +14,10 @@
 `include "VX_platform.vh"
 
 module VX_ipdom_stack #(
-    parameter WIDTH = 1,
-    parameter DEPTH = 1,
+    parameter WIDTH   = 1,
+    parameter DEPTH   = 1,
     parameter OUT_REG = 0,
-    parameter ADDRW = `LOG2UP(DEPTH)
+    parameter ADDRW   = `LOG2UP(DEPTH)
 ) (
     input  wire             clk,
     input  wire             reset,

hw/rtl/libs/VX_avs_adapter.sv

@@ -21,8 +21,8 @@ module VX_avs_adapter #(
     parameter NUM_BANKS     = 1, 
     parameter TAG_WIDTH     = 1,
     parameter RD_QUEUE_SIZE = 1,
-    parameter OUT_REG_REQ  = 0,
-    parameter OUT_REG_RSP  = 0
+    parameter OUT_REG_REQ   = 0,
+    parameter OUT_REG_RSP   = 0
 ) (
     input  wire                     clk,
     input  wire                     reset,

hw/rtl/libs/VX_axi_adapter.sv

@@ -20,7 +20,7 @@ module VX_axi_adapter #(
     parameter TAG_WIDTH      = 8,
     parameter NUM_BANKS      = 1, 
     parameter AVS_ADDR_WIDTH = (ADDR_WIDTH - `CLOG2(DATA_WIDTH/8)),
-    parameter OUT_REG_RSP   = 0
+    parameter OUT_REG_RSP    = 0
 ) (
     input  wire                     clk,
     input  wire                     reset,

hw/rtl/libs/VX_mem_adapter.sv

@@ -21,8 +21,8 @@ module VX_mem_adapter #(
     parameter DST_ADDR_WIDTH = 1,                
     parameter SRC_TAG_WIDTH  = 1,
     parameter DST_TAG_WIDTH  = 1,
-    parameter OUT_REG_REQ   = 0,
-    parameter OUT_REG_RSP   = 0
+    parameter OUT_REG_REQ    = 0,
+    parameter OUT_REG_RSP    = 0
 ) (
     input wire                          clk,
     input wire                          reset,

hw/rtl/libs/VX_stream_arb.sv

@@ -21,7 +21,7 @@ module VX_stream_arb #(
     parameter `STRING ARBITER = "P",
     parameter LOCK_ENABLE   = 1,
     parameter MAX_FANOUT    = `MAX_FANOUT,
-    parameter OUT_REG      = 0 ,
+    parameter OUT_REG       = 0 ,
     parameter NUM_REQS      = (NUM_INPUTS + NUM_OUTPUTS - 1) / NUM_OUTPUTS,
     parameter LOG_NUM_REQS  = `CLOG2(NUM_REQS),
     parameter NUM_REQS_W    = `UP(LOG_NUM_REQS)

hw/rtl/libs/VX_stream_xbar.sv

@@ -22,7 +22,7 @@ module VX_stream_xbar #(
     parameter OUT_WIDTH     = `LOG2UP(NUM_OUTPUTS),
     parameter ARBITER       = "P",
     parameter LOCK_ENABLE   = 0,
-    parameter OUT_REG      = 0,
+    parameter OUT_REG       = 0,
     parameter MAX_FANOUT    = `MAX_FANOUT,
     parameter PERF_CTR_BITS = `CLOG2(NUM_INPUTS+1)
 ) (

hw/rtl/mem/VX_gbar_arb.sv

@@ -15,7 +15,7 @@
 
 module VX_gbar_arb #(
     parameter NUM_REQS = 1,
-    parameter OUT_REG = 0,
+    parameter OUT_REG  = 0,
     parameter `STRING ARBITER = "R"
 ) (
     input wire              clk,

hw/rtl/mem/VX_mem_arb.sv

@@ -21,8 +21,8 @@ module VX_mem_arb #(
     parameter ADDR_WIDTH     = (MEM_ADDR_WIDTH-`CLOG2(DATA_SIZE)),
     parameter TAG_WIDTH      = 1,    
     parameter TAG_SEL_IDX    = 0,   
-    parameter OUT_REG_REQ   = 0,
-    parameter OUT_REG_RSP   = 0,
+    parameter OUT_REG_REQ    = 0,
+    parameter OUT_REG_RSP    = 0,
     parameter `STRING ARBITER = "R"
 ) (
     input wire              clk,

hw/rtl/mem/VX_smem_switch.sv

@@ -19,8 +19,8 @@ module VX_smem_switch #(
     parameter TAG_WIDTH      = 1,
     parameter MEM_ADDR_WIDTH = `MEM_ADDR_WIDTH,
     parameter TAG_SEL_IDX    = 0,   
-    parameter OUT_REG_REQ   = 0,
-    parameter OUT_REG_RSP   = 0,
+    parameter OUT_REG_REQ    = 0,
+    parameter OUT_REG_RSP    = 0,
     parameter `STRING ARBITER = "R"
 ) (
     input wire              clk,