mirror of
https://github.com/lowRISC/ibex.git
synced 2025-04-20 11:57:12 -04:00
fixed tracer
This commit is contained in:
Pasquale Davide Schiavone
parent
a6d33442be
commit
3b1d8943c3
3 changed files with 21 additions and 49 deletions
|
|
@ -48,37 +48,7 @@ parameter INSTR_SRL = { 7'b0000000, 10'b?, 3'b101, 5'b?, OPCODE_OP };
|
|||
parameter INSTR_SRA = { 7'b0100000, 10'b?, 3'b101, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_OR = { 7'b0000000, 10'b?, 3'b110, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_AND = { 7'b0000000, 10'b?, 3'b111, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_EXTHS = { 7'b0001000, 10'b?, 3'b100, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_EXTHZ = { 7'b0001000, 10'b?, 3'b101, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_EXTBS = { 7'b0001000, 10'b?, 3'b110, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_EXTBZ = { 7'b0001000, 10'b?, 3'b111, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PAVG = { 7'b0000010, 10'b?, 3'b000, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PAVGU = { 7'b0000010, 10'b?, 3'b001, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PADDN = { 2'b00, 15'b?, 3'b010, 5'b?, OPCODE_PULP_OP }; // pulp specific
|
||||
parameter INSTR_PADDUN = { 2'b10, 15'b?, 3'b010, 5'b?, OPCODE_PULP_OP }; // pulp specific
|
||||
parameter INSTR_PADDRN = { 2'b00, 15'b?, 3'b110, 5'b?, OPCODE_PULP_OP }; // pulp specific
|
||||
parameter INSTR_PADDURN = { 2'b10, 15'b?, 3'b110, 5'b?, OPCODE_PULP_OP }; // pulp specific
|
||||
parameter INSTR_PSUBN = { 2'b00, 15'b?, 3'b011, 5'b?, OPCODE_PULP_OP }; // pulp specific
|
||||
parameter INSTR_PSUBUN = { 2'b10, 15'b?, 3'b011, 5'b?, OPCODE_PULP_OP }; // pulp specific
|
||||
parameter INSTR_PSUBRN = { 2'b00, 15'b?, 3'b111, 5'b?, OPCODE_PULP_OP }; // pulp specific
|
||||
parameter INSTR_PSUBURN = { 2'b10, 15'b?, 3'b111, 5'b?, OPCODE_PULP_OP }; // pulp specific
|
||||
parameter INSTR_PABS = { 7'b0001010, 10'b?, 3'b000, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PCLIP = { 7'b0001010, 10'b?, 3'b001, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PCLIPU = { 7'b0001010, 10'b?, 3'b010, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PSLET = { 7'b0000010, 10'b?, 3'b010, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PSLETU = { 7'b0000010, 10'b?, 3'b011, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PMIN = { 7'b0000010, 10'b?, 3'b100, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PMINU = { 7'b0000010, 10'b?, 3'b101, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PMAX = { 7'b0000010, 10'b?, 3'b110, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PMAXU = { 7'b0000010, 10'b?, 3'b111, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PBEXT = { 2'b11, 5'b?, 5'b?, 5'b?, 3'b000, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PBEXTU = { 2'b11, 5'b?, 5'b?, 5'b?, 3'b001, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PBINS = { 2'b11, 5'b?, 5'b?, 5'b?, 3'b010, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PBCLR = { 2'b11, 5'b?, 5'b?, 5'b?, 3'b100, 5'b?, OPCODE_OP }; // pulp specific
|
||||
parameter INSTR_PBSET = { 2'b11, 5'b?, 5'b?, 5'b?, 3'b011, 5'b?, OPCODE_OP }; // pulp specific
|
||||
// FENCE
|
||||
parameter INSTR_FENCE = { 4'b0, 8'b?, 13'b0, OPCODE_FENCE };
|
||||
parameter INSTR_FENCEI = { 17'b0, 3'b001, 5'b0, OPCODE_FENCE };
|
||||
|
||||
// SYSTEM
|
||||
parameter INSTR_CSRRW = { 17'b?, 3'b001, 5'b?, OPCODE_SYSTEM };
|
||||
parameter INSTR_CSRRS = { 17'b?, 3'b010, 5'b?, OPCODE_SYSTEM };
|
||||
|
|
@ -88,20 +58,18 @@ parameter INSTR_CSRRSI = { 17'b?, 3'b110, 5'b?, OPCODE_SYSTEM };
|
|||
parameter INSTR_CSRRCI = { 17'b?, 3'b111, 5'b?, OPCODE_SYSTEM };
|
||||
parameter INSTR_ECALL = { 12'b000000000000, 13'b0, OPCODE_SYSTEM };
|
||||
parameter INSTR_EBREAK = { 12'b000000000001, 13'b0, OPCODE_SYSTEM };
|
||||
parameter INSTR_ERET = { 12'b001100000010, 13'b0, OPCODE_SYSTEM };
|
||||
parameter INSTR_MRET = { 12'b001100000010, 13'b0, OPCODE_SYSTEM };
|
||||
parameter INSTR_WFI = { 12'b000100000101, 13'b0, OPCODE_SYSTEM };
|
||||
|
||||
// RV32M
|
||||
parameter INSTR_PMUL = { 7'b0000001, 10'b?, 3'b000, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_DIV = { 7'b0000001, 10'b?, 3'b100, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_DIVU = { 7'b0000001, 10'b?, 3'b101, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_REM = { 7'b0000001, 10'b?, 3'b110, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_REMU = { 7'b0000001, 10'b?, 3'b111, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_PMAC = { 7'b0000001, 10'b?, 3'b001, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_PMUL = { 7'b0000001, 10'b?, 3'b000, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_PMUH = { 7'b0000001, 10'b?, 3'b001, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_PMULHSU = { 7'b0000001, 10'b?, 3'b010, 5'b?, OPCODE_OP };
|
||||
parameter INSTR_PMULHU = { 7'b0000001, 10'b?, 3'b011, 5'b?, OPCODE_OP };
|
||||
|
||||
parameter INSTR_PMULRN = { 2'b??, 5'b?,10'b?, 3'b?0?, 5'b?, OPCODE_PULP_OP }; // pulp specific
|
||||
|
||||
// PULP custom instructions
|
||||
parameter INSTR_MAC = { 2'b00, 15'b?, 3'b000, 5'b?, OPCODE_PULP_OP };
|
||||
|
||||
endpackage
|
||||
|
|
@ -703,7 +703,10 @@ module zeroriscy_core
|
|||
.is_branch ( id_stage_i.branch_in_id ),
|
||||
.branch_taken ( id_stage_i.branch_set_q ),
|
||||
.pipe_flush ( id_stage_i.controller_i.pipe_flush_i ),
|
||||
|
||||
.mret_insn ( id_stage_i.controller_i.mret_insn_i ),
|
||||
.ecall_insn ( id_stage_i.controller_i.ecall_insn_i ),
|
||||
.ebrk_insn ( id_stage_i.controller_i.ebrk_insn_i ),
|
||||
.csr_status ( id_stage_i.controller_i.csr_status_i ),
|
||||
.rs1_value ( id_stage_i.operand_a_fw_id ),
|
||||
.rs2_value ( id_stage_i.operand_b_fw_id ),
|
||||
|
||||
|
|
|
|||
|
|
@ -61,7 +61,10 @@ module zeroriscy_tracer
|
|||
input logic is_branch,
|
||||
input logic branch_taken,
|
||||
input logic pipe_flush,
|
||||
|
||||
input logic mret_insn,
|
||||
input logic ecall_insn,
|
||||
input logic ebrk_insn,
|
||||
input logic csr_status,
|
||||
input logic [31:0] rs1_value,
|
||||
input logic [31:0] rs2_value,
|
||||
input logic [31:0] lsu_value,
|
||||
|
|
@ -331,7 +334,7 @@ module zeroriscy_tracer
|
|||
instr_trace_t trace;
|
||||
mem_acc_t mem_acc;
|
||||
// special case for WFI because we don't wait for unstalling there
|
||||
if ((id_valid && is_decoding) || pipe_flush || (ex_data_req && is_decoding))
|
||||
if ( (id_valid || mret_insn || ecall_insn || pipe_flush || ebrk_insn || csr_status || ex_data_req) && is_decoding)
|
||||
begin
|
||||
trace = new ();
|
||||
|
||||
|
|
@ -377,10 +380,6 @@ module zeroriscy_tracer
|
|||
INSTR_SRA: trace.printRInstr("sra");
|
||||
INSTR_OR: trace.printRInstr("or");
|
||||
INSTR_AND: trace.printRInstr("and");
|
||||
INSTR_EXTHS: trace.printRInstr("p.exths");
|
||||
INSTR_EXTHZ: trace.printRInstr("p.exthz");
|
||||
INSTR_EXTBS: trace.printRInstr("p.extbs");
|
||||
INSTR_EXTBZ: trace.printRInstr("p.extbz");
|
||||
// SYSTEM (CSR manipulation)
|
||||
INSTR_CSRRW: trace.printCSRInstr("csrrw");
|
||||
INSTR_CSRRS: trace.printCSRInstr("csrrs");
|
||||
|
|
@ -391,21 +390,23 @@ module zeroriscy_tracer
|
|||
// SYSTEM (others)
|
||||
INSTR_ECALL: trace.printMnemonic("ecall");
|
||||
INSTR_EBREAK: trace.printMnemonic("ebreak");
|
||||
INSTR_ERET: trace.printMnemonic("mret");
|
||||
INSTR_MRET: trace.printMnemonic("mret");
|
||||
INSTR_WFI: trace.printMnemonic("wfi");
|
||||
// PULP MULTIPLIER
|
||||
// RV32M
|
||||
INSTR_PMUL: trace.printRInstr("mul");
|
||||
INSTR_PMUH: trace.printRInstr("mulh");
|
||||
INSTR_PMULHSU: trace.printRInstr("mulhsu");
|
||||
INSTR_PMULHU: trace.printRInstr("mulhu");
|
||||
INSTR_DIV: trace.printRInstr("div");
|
||||
INSTR_DIVU: trace.printRInstr("divu");
|
||||
INSTR_REM: trace.printRInstr("rem");
|
||||
INSTR_REMU: trace.printRInstr("remu");
|
||||
// opcodes with custom decoding
|
||||
{25'b?, OPCODE_LOAD}: trace.printLoadInstr();
|
||||
{25'b?, OPCODE_STORE}: trace.printStoreInstr();
|
||||
default: trace.printMnemonic("INVALID");
|
||||
endcase // unique case (instr)
|
||||
|
||||
// replace register written back
|
||||
// replace register written back
|
||||
foreach(trace.regs_write[i]) begin
|
||||
if ((trace.regs_write[i].addr == ex_reg_addr) && ex_reg_we)
|
||||
trace.regs_write[i].value = ex_reg_wdata;
|
||||
|
|
|
|||
Loading…
Add table
Add a link
Reference in a new issue